常见问题-常见问题

Products (9)

DRAM (7)

Ddr4 sdram (11)

与DDR3相比，DDR4提供了哪些更新的省电功能?

DDR4在DDR3的基础上增加了几个新的省电功能，包括:

1. DQ引脚的低功率伪开漏驱动器

2. 可选ODT输入缓冲区禁用模式断电功能

3. 可选最省电模式功能

4. 可选命令地址延迟(CAL)

DDR4可以在较慢的DDR3速度下运行吗?

DDR4向后兼容远至DDR3-1333. 对于不需要提高DDR3-1333和DDR3-1600以上速度的系统, DDR4可以以更低的功耗支持这些较慢的带宽需求.

DDR4设备在哪里制造?

DDR4在世界各地的美光晶圆厂生产，包括弗吉尼亚州、日本和台湾.

DDR3有什么功能被DDR4取消了吗?

Not really; however, DDR4 does not require an external V_REFDQ，但它确实提供了一个内部生成的V_REFDQ 需要由DRAM控制器进行校准.

DDR4是否使用与DDR3相同的信令协议?

Not exactly. DDR4仍然在数据总线上使用VTT中点终端，以获得良好的信号质量, 然而，与全推挽驱动器相比，它使用伪开漏驱动器来减少开关电流.

DDR4是否使用与DDR3相同的电源?

不，DDR3需要V_DD and V_DDQ equal to 1.5V, V_REFCA equal to 0.5 x V_DD, and V_REFDQ equal to 0.5 x V_DDQ，而DDR4则需要V_DD and V_DDQ equal to 1.2V, V_REFCA equal to 0.5 x V_DD, and V_PP equal to 2.5V.

什么是DDR4的VPP供应，为什么DDR4有它?

VPP电源取代了早期版本DDR SDRAM(包括DDR3)中存在的内部字线电荷泵. 与提供内部电荷泵相比，在外部提供这种电压可以使DDR4以更经济有效的方式在较低的电压水平下工作.

DDR3和DDR4引脚对引脚是否相互兼容?

不，DDR4和DDR3是不一样的. 然而，DDR4使用与DDR3相同的封装尺寸和球间距.

DDR4的数据速率是ddr3的两倍，预取也从8n增加到16n?

No, DDR4 kept the 8n-bit prefetch used by DDR3; thus, BL8 is still supported.

DDR4最终添加边界扫描或JTAG支持了吗?

DDR4现在有一个连接测试模式，以简化边界扫描启用控制器的测试. 设计用于边界扫描设备, 所有Micron沙巴体育结算平台均支持CT模式×4, ×8, 和×16设备(虽然JEDEC只要求x16). CT模型允许边界扫描装置在CT模式下从DDR4加载和读取模式. DDR4不直接支持IEEE 1149.1.

DDR4是否支持较慢时钟速率的DLL禁用模式或DLL关闭模式?

是的，DDR4支持DLL关闭模式，类似于DDR3中的DLL禁用模式，最高可达125 MHz

Ddr3 sdram (15)

DDR3电压是否向后兼容?: 是的，所有的1.35V部件向后兼容1.5V.
我可以在时钟速度低于300兆赫的情况下运行美光的DDR3内存吗?: Yes. Micron支持使用模式寄存器禁用DLL的可选功能, 调用DLL禁用模式. 该特性允许DRAM在低于125 MHz的频率下工作, 然而，计时仍然必须满足刷新间隔. 在DLL禁用模式下操作时, 特殊条件适用-请参阅设备数据表了解详细信息和限制.
如何确定CAS WRITE延迟(CWL)?: 在DDR3中，对于给定的时钟频率范围，只有一个CWL是有效的. - tCKavg = 2.5ns to <3.3ns, CWL = 5 - tCKavg = 1.875ns to <2.5ns, CWL = 6 - tCKavg = 1.5ns to <1.875ns, CWL = 7 - tCKavg = 1.25ns to <1.5ns, CWL = 8
什么成分密度可用?: 美光支持1Gb、2Gb、4Gb和8Gb密度.
什么是爆破劈??: 由于在DDR3中使用8n预取架构，真正的突发长度为4 (BL4)是不可能的. 突发切割模式在DDR3中可用，以帮助缓解这种情况, 并且在较新的dram中也可用. 在DDR3中使用突发切碎，突发的最后4位基本上是被掩盖的. 爆发斩4 (BC4)的计时不能被当作真正的BL4. 的读与写, 选择写入读取, 并选择WRITE-to-PRECHARGE转换, 系统可以在BC4模式下实现时钟节约. 在进行读到读或写到写转换时, timing must be treated like BL8; no clock savings will be realized. DDR3只支持BC4或BL8, 尽管也有一个即时(OTF)选项，通过地址引脚A12在它们之间切换. 有关更多细节，请参阅设备数据表.
什么是动态ODT?: 动态ODT (Rtt_WR)使DRAM能够在WRITE期间改变终止值，而无需执行MODE REGISTER SET命令. 当Rtt_Wr和Rtt_Nom同时启用时, DRAM将在WRITE突发开始时将终止值从Rtt_Nom更改为Rtt_Wr. 一旦突发完成，终止将被更改回Rtt_Nom值. Rtt_Wr可以独立于Rtt_Nom使用，但是只在写时终止.
ZQCL和ZQCS命令有什么区别?: ZQCL表示ZQ校准长. 该命令必须在上电和初始化过程中发出，需要512个时钟才能完成. 在上电和初始化之后，可以在DRAM空闲时发出该命令. 这些后续命令只需要246个时钟. 当需要的阻抗纠错比ZQCS所能提供的更多时，使用此命令. ZQCS是ZQ校准的缩写. 该命令可以在DRAM空闲时执行. 一个ZQCS最小可以校正0.5%的阻抗误差，需要64个时钟.
什么是“MPR”??: MPR是一个多用途寄存器. 它是一种专门的寄存器，用于允许从DRAM中读出预定义的数据. 数据为一位宽，并在素数DQ上输出. 对于美光DDR3部件，主要dq为x4/x8的DQ0和x16的DQ0/DQ8. 在MPR中定义了两个位置. 一个允许读出预定义的数据爆发——在本例中为01010101. 另一个位置用于从片上热传感器输出刷新跳闸点.
工作电压是多少?: DDR3在Vdd = VddQ = 1时运行.5V ±0.075V. DDR3L在Vdd = VddQ = 1时工作.35V (1.283–1.45V)
DDR3的输出驱动阻抗是多少?: DDR3的默认输出驱动器阻抗为34欧姆. 阻抗是基于外部240欧姆电阻RZQ的校准.
RESET#引脚的作用是什么?: RESET#是DRAM的主复位. 它是一个活动LOW，异步输入. 当复位#被断言时，DRAM输出被禁用，ODT将关闭(High-Z). DRAM计数器、寄存器和数据将是未知的. RESET必须作为上电和初始化顺序的一部分执行. 在此过程中，RESET#必须保持低电平至少200µs. 在上电和初始化之后，RESET#可以在任何时候断言. 曾经断言, 它必须保持低电平至少100ns，然后必须对部件进行完全初始化.
什么是“写平”??: 改善信号, DDR3模块的指令采用了fly-by技术, addresses, 控制信号, and clocks. 由于信号路由, 这种技术在DRAM的时钟和DQ总线之间存在固有的时间倾斜. 写调平是系统控制器在DRAM上使DQ频闪(DQS)与时钟关系不倾斜的一种方法. 由DRAM提供的简单反馈功能允许控制器检测歪斜量并相应地进行调整.
什么是“ZQ校准”?: ZQ校准命令可以在进程中校准DRAM的输出驱动(Ron)和ODT值(Rtt), voltage, 当一个240欧姆(±1%)的专用电阻从DRAM的ZQ引脚连接到地时，温度. In DDR3, 存在两种不同的校准命令:ZQ长校准(ZQCL)和ZQ短校准(ZQCS). ZQCL通常用于上电初始化和复位序列, 但可由总监随时发出, 取决于系统环境. ZQCS is used to perform periodic calibrations to account for small voltage and temperature variations; it requires a smaller timing window to complete.
DDR3提供了什么终止值?: DDR3支持的RTT_nom值为120、60、40、30和20欧姆. 动态ODT值(RTT_WR)为120欧姆和60欧姆.
美光是否支持DDR3的扩展温度范围?: Yes. 美光DDR3部件将支持0°C至95°C的温度.

Ddr2 sdram (9)

DDR2-1066可以用两个插槽吗?: Using DDR2-1066 with two slots is unrealistic; simulations have not shown acceptable margins.
片上终止(ODT)如何影响功耗?: 片内终端(ODT)功率非常依赖于应用. ODT也是可变的，取决于DRAM的EMR中的设置. 使用DDR2功率计算器来确定这些值.

在点对点系统中, ODT只在WRITE周期中是活动的, 并且在空闲和读周期期间不会消耗功率. 在这些情况下，机载终止将消耗电力. 在典型应用中，ODT功率应该是DDR2 DRAM总功率的2 - 3%左右.
Vref电源引脚的功耗是多少?: Vref引脚不输出任何功率，只输出小于5µA的漏电流.
VREF是否允许在自我刷新模式下浮动?: 不，它必须保持在VDDQ/2.
DDR2 SDRAM应该总是打开ODT吗?: It’s not recommended, as the SDRAM reads will lose voltage margin; but technically, it is allowed.
DLL可以在DDR2中禁用吗? DDR2可以放入类似DDR3的DLL禁用模式吗?: 虽然在某些情况下，DRAM可以在DLL关闭的情况下工作, JEDEC没有记录也不支持这种操作模式. 因此，当配置为在禁用DLL的情况下运行时，每种DRAM设计的行为可能不同. Micron不支持或保证禁用DLL的操作. 在禁用DLL的情况下运行DRAM可能会导致设备故障和/或违反一些DRAM输出时序规范.
DDR2 RDQS引脚是干什么用的?: RDQS的唯一目的是支持在基于x4的RDIMM系统中使用基于x8的RDIMM. RDQS引脚使x8 DDR2 SDRAM能够模拟两个x4.
当DDR2与单端DQS一起使用时，DDR2的最大时钟速率是多少?: 答案取决于设计实现. 数据设置和保持时间应该设计为150ps或更多的余量. 数据表中有单端DQS摆率降额表，必须用于评估时序. 建议在计算时充分分析时间, 以及使用信号完整性仿真和硬件表征.
是否可以运行时钟频率低于DDR2数据表中指示的频率?: 对于READ操作，DRAM将频闪器与数据沿边对齐. 大多数控制器通过感应频闪器来确定数据窗口的位置. 这种精细的频闪/数据对齐要求每个DRAM都有一个内部DLL. DLL被调整为在有限的频率范围内运行, 在每个DRAM数据表中标识的是什么. 在这些指定的限制之外运行DRAM可能会导致DLL变得不可预测. 对DRAM进行测试，使其在数据表限制范围内运行. 美光不建议或保证DRAM运行超出这些预定义的限制.

DDR sdram (10)

用速度更快的-5B速度级部件替换-6或-6T速度级DDR部件是否不会遇到2的问题.6V operation? 客户能否以较慢的速度运行零件?: 是的，所有速度等级都是向后兼容的. 因此，-5B可以在-6T时序和-6T电压水平(2)下运行.5V). 在DDR400速度下，美光部件要求(符合JEDEC标准)Vdd = VddQ = 2.6V ±0.1V. 低速等级(DDR333至DDR200), Micron部件是向后兼容的, 只要求Vdd = VddQ = 2.5V ±0.2V.
我是否需要一个单独的稳压器来提供Vref电源?: 不需要使用单独的调节器来为美光的DDR SDRAM提供Vref. However, 因为Vref是所有单端输入的参考电压, 由于与其他I共用稳压器而产生的任何噪声.C.在电路板上或使用VDD电源的分压器, 会直接影响这些输入的噪声裕度吗. 许多多滴系统已经为DDR存储器指定了一个电压调节器. 其他集成点对点存储器的系统通常在VDD和VSS之间使用简单的分压器电阻网络. 系统设计者应该评估每个特定系统的优先级和权衡，并使用最适合系统的电源方案.
美光计划支持3多长时间.3V SDRAM?: 美光正在支持并计划支持SDR数年. 有关更多信息，请与您当地的美光销售代表联系.
美光计划支持DDR多长时间?: 美光已经支持并计划支持DDR数年. 有关更多信息，请与您当地的美光销售代表联系.
在自我刷新期间需要VREF吗? 我想把DDR内存在自我刷新模式，并关闭电源到CPU(系统是电池操作). 我可以禁用VREF，仍然有正确的自我刷新操作?: Yes. 在自我刷新期间需要VREF. 在自我刷新模式下，所有DDR组件的片上地址计数器仍在运行, 因此VDD�